

Porte logiche statiche CMOS


Francesco Driussi

Corso di Laurea in Ingegneria Elettronica
Dipartimento Politecnico di Ingegneria ed Architettura


francesco.driussi@uniud.it

www.diegm.uniud.it/driussi

- L'utilizzo combinato di n-MOSFET e p-MOSFET per la realizzazione di circuiti digitali ha portato allo sviluppo della tecnologia Complementary-MOS (CMOS)
- L'inverter CMOS è il gate più semplice → utilizza un n-MOSFET e un p-MOSFET



$$V_{Tn} > 0; V_{Tp} < 0;$$



- Se il **p-MOSFET conduce** (nMOSFET OFF), l'uscita viene connessa alla tensione di alimentazione → «1» logico (logica positiva)
- Quando il **n-MOSFET conduce** (pMOSFET OFF), l'uscita viene connessa alla tensione di massa → «0» logico (logica positiva)



- Questo schema di connessione all'alimentazione e al riferimento di massa può essere generalizzato a qualunque tipo di funzione logica $F(I_1, I_2, \dots, I_n)$:
 1. Rete di **PULL-UP** (PU) → connette l'uscita alla tensione di alimentazione quando $F = 1$
 2. Rete di **PULL-DOWN** (PD) → connette l'uscita alla tensione di massa quando $F = 0$
- Le reti di **PU** e di **PD** devono essere **complementari**, in modo che l'uscita sia collegata a **solo** una delle due tensioni di riferimento (V_{DD} o massa)

Reti complementari → Sfrutto dispositivi complementi (n-MOSFET e p-MOSFET)
→ Complementary-MOS (**CMOS**)


1. **PULL-UP** formato da **p-MOSFET**
2. **PULL-DOWN** formato da **n-MOSFET**

es.: inverter CMOS: PU con 1 p-MOSFET, PD con 1 n-MOSFET

Inverter CMOS



Generica porta statica CMOS



Le porte logiche così costruite prendono il nome di **STATICHE** perché il loro funzionamento si basa sul comportamento statico del circuito

Complementary-MOS (CMOS) → schema generale:

1. PULL-UP formato da p-MOSFET
2. PULL-DOWN formato da n-MOSFET
3. $I_1, I_2, \dots, I_n$ ingressi → pilotano direttamente **SOLO** i gate dei MOSFET
4. MOSFET visti come **INTERRUTTORI** → ON/OFF
 - n-MOSFET: **ON** quando pilotato da «1» logico / **OFF** quando pilotato da «0»
 - p-MOSFET: **ON** quando pilotato da «0» logico / **OFF** quando pilotato da «1»
 - Quando il MOSFET è ON → $V_{DS} = 0$ per consentire all'uscita di portarsi alle tensioni di riferimento → funzionamento in regime TRIODO
5. **PRODOTTO BOOLEANO** tra le variabili di ingresso → **SERIE** di MOSFET
 - due transistor in serie conducono solo se entrambi sono ON
6. **SOMMA BOOLEANA** tra le variabili di ingresso → **PARALLELO** di MOSFET
 - due transistor in parallelo conducono se almeno uno è ON

Generica funzione logica $F(I_1, I_2, \dots, I_n)$

PULL-UP (PU) → responsabile di generare $F = 1$

- Deve connettere l'uscita con V_{DD} .
- Formato da p-MOSFET → conducono quando l'ingresso I_k connesso al loro gate è basso («0» logico) → «0» $\equiv$ ON → conduzione descritta da $\bar{I}_k$
- Se descrivo la sua conducibilità attraverso una funzione booleana (PU=1 → conduce): $PU(\bar{I}_1, \bar{I}_2, \dots, \bar{I}_n) = F(I_1, I_2, \dots, I_n)$


PULL-DOWN (PD) → responsabile di generare $F = 0$

- Deve connettere l'uscita con massa.
- Formato da n-MOSFET → conducono quando l'ingresso I_k connesso al loro gate è alto («1» logico) → «1» $\equiv$ ON → conduzione descritta da I_k
- Se descrivo la sua conducibilità attraverso una funzione booleana (PD=1 → conduce): $PD(I_1, I_2, \dots, I_n) = \overline{F(I_1, I_2, \dots, I_n)}$

Le reti di PU e PD sono incorrelate tra loro → $\overline{PD(I_1, I_2, \dots, I_n)} = PU(\bar{I}_1, \bar{I}_2, \dots, \bar{I}_n)$

Esempio: porta logica NAND

Funzione logica NAND: $F(A, B) = \overline{A \cdot B}$



PULL-UP (PU)
responsabile di
generare $F = 1$

$$PU(\bar{A}, \bar{B}) = F(A, B)$$

PULL-DOWN (PD)
responsabile di
generare $F = 0$

$$PD(A, B) = \overline{F(A, B)}$$

Implementazione $\rightarrow$ PRODOTTO $\equiv$ SERIE di MOSFET


$\rightarrow$ SOMMA $\equiv$ PARALLELO di MOSFET

$$PD(A, B) = \overline{F(A, B)} = A \cdot B \rightarrow \text{serie di n-MOSFET}$$

$PU(\bar{A}, \bar{B}) = F(A, B) = \overline{A \cdot B} \rightarrow$ questa funzione non è direttamente implementabile tramite serie e parallelo di transistori

Esempio: porta logica NAND

Funzione logica NAND: $F(A, B) = \overline{A \cdot B}$




$PD(A, B) = A \cdot B \rightarrow$ serie di n-MOSFET

$$PU(\bar{A}, \bar{B}) = F(A, B) = \overline{A \cdot B} = \bar{A} + \bar{B}$$

$\rightarrow$ sfrutto le leggi di **De Morgan**


$\rightarrow$ questa è una funzione nelle variabili $\bar{A}$ e $\bar{B}$ che sono quelle che descrivono la conducibilità dei p-MOSFET

$PU(\bar{A}, \bar{B}) = \bar{A} + \bar{B} \rightarrow$ parallelo di p-MOSFET pilotati da **A e B !!**



Esempio: porta logica NOR

Funzione logica NOR: $F(A, B) = \overline{A + B}$



$$PU(\bar{A}, \bar{B}) = F(A, B) = \overline{A + B} = \bar{A} \cdot \bar{B}$$


→ serie di p-MOSFET pilotati da A e B

$$PD(A, B) = \overline{F(A, B)} = A + B$$


→ parallelo di n-MOSFET

PU e PD sono **duali** rispetto a funzionamento, ma anche per implementazione (**serie/parallelo**)

Entrambi pilotati dai segnali A e B !



NAND



NOR

- L'implementazione di funzioni logiche con circuito digitale è detta **SINTESI**
FUNZIONE → CIRCUITO


1. $PD(I_1, I_2, \dots, I_n) = \overline{F(I_1, I_2, \dots, I_n)}$
2. Somma $\equiv$ parallelo di MOSFET; prodotto $\equiv$ serie di MOSFET
3. **PU è duale rispetto al PD** → serie di MOSFET trasformata in parallelo;
parallelo di MOSFET trasformato in serie

oppure:

1. $PU(\bar{I}_1, \bar{I}_2, \dots, \bar{I}_n) = F(I_1, I_2, \dots, I_n)$
2. Somma $\equiv$ parallelo di MOSFET; prodotto $\equiv$ serie di MOSFET
3. **PD è duale rispetto al PU** → serie di MOSFET trasformata in parallelo;
parallelo di MOSFET trasformato in serie

ANALISI di una porta logica → estrazione della funzione logica implementata

Esempio: porte AND e OR




$$PD(A, B) = \overline{F(A, B)} = \overline{A \cdot B} = \bar{A} + \bar{B}$$

→ non è esprimibile in prodotti o somme di A e B

$$PU(\bar{A}, \bar{B}) = F(A, B) = A + B$$

→ non è esprimibile in prodotti o somme di $\bar{A}$ e $\bar{B}$



$$PD(A, B) = \overline{F(A, B)} = \overline{A + B} = \bar{A} \cdot \bar{B}$$

→ non è esprimibile in prodotti o somme di A e B

$$PU(\bar{A}, \bar{B}) = F(A, B) = A \cdot B$$

→ non è esprimibile in prodotti o somme di $\bar{A}$ e $\bar{B}$

- Le logiche statiche CMOS sono **intrinsecamente invertenti** → non riesco a sintetizzare la AND e la OR → **Utilizzo NAND e NOR + un inverter !!**
- Inverter è molto importante per le logiche CMOS**

Funzione logica XOR (OR esclusivo) $F(A, B) = \bar{A} \cdot B + A \cdot \bar{B} = A \oplus B$

A	B	$A \oplus B$
0	0	0
0	1	1
1	0	1
1	1	0

$$PU(\bar{A}, \bar{B}) = F(A, B) = \bar{A} \cdot B + A \cdot \bar{B} = \bar{A} \cdot \bar{\bar{B}} + \bar{\bar{A}} \cdot \bar{B}$$

→ non è esprimibile in prodotti o somme di $\bar{A}$ e $\bar{B}$


→ ho bisogno anche degli ingressi negati

$$PD(A, B) = \overline{F(A, B)} = \overline{\bar{A} \cdot B + A \cdot \bar{B}} = \overline{\bar{A} \cdot B} \cdot \overline{A \cdot \bar{B}}$$

$$PD(A, B) = (A + \bar{B}) \cdot (\bar{A} + B)$$

→ non è esprimibile in prodotti o somme di A e B


→ ho bisogno anche degli ingressi negati



- Per produrre gli ingressi negati ho bisogno di inverter
- Inverter è molto importante per le logiche CMOS


Funzione logica XOR (OR esclusivo) $F(A, B) = \bar{A} \cdot B + A \cdot \bar{B} = A \oplus B$

X	Y	$(X \oplus Y)$
0	0	0
0	1	1
1	0	1
1	1	0



$$PU(\bar{A}, \bar{B}) = \bar{A} \cdot \bar{\bar{B}} + \bar{\bar{A}} \cdot \bar{B}$$


$$PD(A, B) = (A + \bar{B}) \cdot (\bar{A} + B)$$



Funzione logica XOR (OR esclusivo) $F(A, B) = \bar{A} \cdot B + A \cdot \bar{B} = A \oplus B$

$$PD(A, B) = (A + \bar{B}) \cdot (\bar{A} + B)$$

- I due circuiti sono equivalenti
- Più reti equivalenti implementano la stessa funzione!!
- Traduzione di somma e prodotto con serie e parallelo non porta sempre a rete MINIMA
- PU e PD non sono duali!!





$$F = \bar{A} \cdot D + \bar{B} \cdot (A + \bar{C})$$

1. Parto da PU $\rightarrow PU = F$
2. Devo evidenziare gli ingressi negati !!
3. Faccio il PD duale

oppure

1. Parto da PD $\rightarrow PD = \bar{F}$
2. Devo negare la funzione
3. Faccio il PU duale





1. Analizzo il PU $\rightarrow PU = F$

2. p-MOSFET rappresentati dagli ingressi in forma negata

$$F = (E + \bar{D}) \cdot (\bar{A} \cdot D + \bar{B} \cdot (A + \bar{C}))$$

oppure

1. Analizzo il PD $\rightarrow PD = \bar{F}$

2. n-MOSFET rappresentati dagli ingressi in forma vera

3. Inverto la funzione ottenuta

$$PD(A, B) = \overline{F(A, B)} = \bar{E}D + (A + \bar{D}) \cdot (\bar{A}C + B)$$


$$F(A, B) = \overline{\bar{E}D + (A + \bar{D}) \cdot (\bar{A}C + B)}$$


- PU e PD duali (come nell'inverter) → riesco a sfruttare quello che ho calcolato per l'inverter
- Se PU=ON → PD=OFF
- Se PD=ON → PU=OFF
- Consumo di potenza statico **nullo!**
- Funzione con N ingressi → almeno 2N transistori (N n-MOSFET + N p-MOSFET)
- Commutazioni avvengono in regime di TRANSITORIO

$V_{OH} = V_{DD}$; $V_{OL} = 0$ (indipendentemente da dimensionamenti e topologia)
→ **in condizioni statiche**

→ dipende dalle **capacità in gioco** (le quali si caricano e scaricano) e dalla **CONDUCIBILITA' di PU e PD !!**

→ posso vedere PU e PD come dei **transistor equivalenti**
che si accendono e spengono → creo un circuito equivalente che è un **INVERTER**






Una volta che ho fatto questa trasformazione posso utilizzare tutte le formule ottenute per l'inverter (es.: tempo di ritardo, consumo di potenza, etc.)

→ devo trovare il **dimensionamento del transistor equivalente** !!

→ dipende da dimensionamenti e topologia del PU e PD originali

→ si parla di **DIMENSIONAMENTO EQUIVALENTE**



Transistor equivalente: deve funzionare come un MOSFET → soddisfare tutte le relazioni che abbiamo introdotto per i MOSFET

$$I = I_{DS1} + I_{DS2}$$

se A=1 e B=0 → T₁ ON, T₂ OFF → caso banale (1 solo transistor)

se A=0 e B=1 → T₁ OFF, T₂ ON → caso banale (1 solo transistor)


se A=1 e B=1 → T₁ ON, T₂ ON → 2 transistor in parallelo con stessa tensione di gate, di drain e di source

esempio: regione TRIODO

$$I = I_{DS1} + I_{DS2} = S_1 \beta_n' \left[(V_{GS} - V_T) V_{DS} - \frac{1}{2} V_{DS}^2 \right] + S_2 \beta_n' \left[(V_{GS} - V_T) V_{DS} - \frac{1}{2} V_{DS}^2 \right]$$

$$I = (S_1 + S_2) \beta_n' \left[(V_{GS} - V_T) V_{DS} - \frac{1}{2} V_{DS}^2 \right] \quad \text{UNICO MOSFET con } S_{eq} = (S_1 + S_2)$$

→ il risultato è identico se i MOSFET sono in saturazione!!



$$I = I_{DS1} = I_{DS2}$$

se $A=1$ e $B=0 \rightarrow M_2$ ON, M_1 OFF $\rightarrow$ caso banale $\rightarrow$ serie spenta

se $A=0$ e $B=1 \rightarrow M_2$ OFF, M_1 ON $\rightarrow$ caso banale $\rightarrow$ serie spenta


se $A=1$ e $B=1 \rightarrow M_2$ ON, M_1 ON $\rightarrow$ 2 transistor in serie con stessa V_G e la stessa tensione V_B

La tensione V_{SB} dei MOSFET è diversa $\rightarrow$ l'effetto body induce tensioni di soglia diverse !!

Hp. semplificative: $\gamma = 0$ (no effetto body) $\rightarrow$ stessa V_{Tn}

$\lambda = 0$ (no effetto mod. lung. canale)

Caso A) M_1 e M_2 in regione TRIODO



$$V_{GS} > V_{Tn} \quad \text{e} \quad V_{GD} > V_{Tn}$$

$$I_{DSj} = S_j \beta_n' \left[(V_{GSj} - V_{Tn}) V_{DSj} - \frac{1}{2} V_{DSj}^2 \right] \quad \text{con } j = 1; 2$$

$$V_{GSj} = V_{GBj} - V_{SBj}$$

$$V_{DSj} = V_{DBj} - V_{SBj}$$

Caso A) M_1 e M_2 in regione TRIODO

$$V_{GSj} = V_{GBj} - V_{SBj} \quad V_{DSj} = V_{DBj} - V_{SBj}$$

$$I_{DSj} = S_j \beta_n' \left[(V_{GBj} - V_{SBj} - V_{Tn})(V_{DBj} - V_{SBj}) - \frac{1}{2} (V_{DBj} - V_{SBj})^2 \right]$$


$$I_{DSj} = S_j \beta_n' \left[(V_{GBj} V_{DBj} - V_{Tn} V_{DBj} - \frac{1}{2} V_{DBj}^2) - (V_{GBj} V_{SBj} - V_{Tn} V_{SBj} - \frac{1}{2} V_{SBj}^2) \right]$$

definizione $\rightarrow g(V_1, V_2) = \beta_n' (V_1 V_2 - V_{Tn} V_2 - \frac{1}{2} V_2^2)$

$$I_{DSj} = S_j [g(V_{GBj}, V_{DBj}) - g(V_{GBj}, V_{SBj})]$$

$$I_{DS1} = S_1 [g(V_{GB}, V_{XB}) - g(V_{GB}, V_{SB})]$$

$$I_{DS2} = S_2 [g(V_{GB}, V_{DB}) - g(V_{GB}, V_{XB})]$$



Caso A) M_1 e M_2 in regione TRIODO

$$I = I_{DS1} = I_{DS2}$$

$$S_1[g(V_{GB}, V_{XB}) - g(V_{GB}, V_{SB})] = S_2[g(V_{GB}, V_{DB}) - g(V_{GB}, V_{XB})]$$


$$g(V_{GB}, V_{XB}) = \frac{S_1 g(V_{GB}, V_{SB}) + S_2 g(V_{GB}, V_{DB})}{S_1 + S_2}$$

$$I = S_1 \left[\frac{S_1 g(V_{GB}, V_{SB}) + S_2 g(V_{GB}, V_{DB})}{S_1 + S_2} - g(V_{GB}, V_{SB}) \right]$$

$$I = \frac{S_1}{S_1 + S_2} [S_2 g(V_{GB}, V_{DB}) - S_2 g(V_{GB}, V_{SB})] = \frac{S_1 S_2}{S_1 + S_2} [g(V_{GB}, V_{DB}) - g(V_{GB}, V_{SB})]$$

$$S_{eq} = \frac{S_1 S_2}{S_1 + S_2} \quad I = S_{eq} [g(V_{GB}, V_{DB}) - g(V_{GB}, V_{SB})] = S_{eq} \beta_n' \left[(V_{GS} - V_{Tn}) V_{DS} - \frac{1}{2} V_{DS}^2 \right]$$

come la corrente in un unico transistor in regione TRIODO !!




Caso A) M_1 e M_2 in regione TRIODO

$$I = S_{eq} \beta_n' \left[(V_{GS} - V_{Tn}) V_{DS} - \frac{1}{2} V_{DS}^2 \right]$$

$$S_{eq} = \frac{S_1 S_2}{S_1 + S_2}$$

- Verificato attraverso simulatore circuitale
- Considerando λ e γ la corrente nella serie è minore
- Dimensionamento per eccesso



Caso B) SATURAZIONE dei MOSFET

- Se entrambi i MOSFET sono in saturazione: regione triodo e regione di saturazione di entrambi si toccano, quindi rimane valido quello che abbiamo trovato per i MOSFET in regione triodo, cioè $S_{eq} = \frac{S_1 S_2}{S_1 + S_2}$

Ma quando vanno in saturazione ? per $V_D > V_G - V_{Tn}$ quindi quando:

M_1 : $V_X > V_G - V_{Tn}$

M_2 : $V_D > V_G - V_{Tn} \rightarrow M_2$ acceso se $V_{GX} > V_{Tn} \rightarrow V_G - V_X > V_{Tn} \rightarrow V_X < V_G - V_{Tn}$

$\rightarrow M_1$ SEMPRE IN REGIONE TRIODO !

Caso B) M_1 in regione TRIODO e M_2 in regione SATURAZIONE

$$V_D > V_G - V_{Tn}$$

Hp. semplificativa: $\gamma = 0$; $\lambda = 0$

$$M_2 \rightarrow I = I_{DS2} = \frac{\beta_n}{2} (V_{GS2} - V_{Tn})^2 = \frac{\beta_n}{2} (V_{GX} - V_{Tn})^2$$

→ dipende solo da $(V_{GX} - V_{Tn})$


→ se cambia V_D la corrente non cambia ! (V_X rimane fisso)

Per semplicità assumiamo $V_S = 0$

$$I = I_{DS2} = \frac{S_2 \beta_n'}{2} (V_{GX} - V_{Tn})^2 = I_{DS1} = S_1 \beta_n' \left[(V_G - V_{Tn}) V_X - \frac{1}{2} V_X^2 \right]$$

$$\frac{S_2}{2} (V_G - V_X - V_{Tn})^2 = \frac{S_2}{2} [(V_G - V_{Tn})^2 + V_X^2 - 2(V_G - V_{Tn})V_X] = S_1 \left[(V_G - V_{Tn})V_X - \frac{1}{2} V_X^2 \right]$$

$$(S_1 + S_2) \frac{V_X^2}{2} - (S_1 + S_2)(V_G - V_{Tn})V_X + \frac{S_2}{2} (V_G - V_{Tn})^2 = 0$$



Caso B) M_1 in regione TRIODO e M_2 in regione SATURAZIONE

$$V_D > V_G - V_{Tn}$$

$$(S_1 + S_2) \left[(V_G - V_{Tn})V_X - \frac{V_X^2}{2} \right] = \frac{S_2}{2} (V_G - V_{Tn})^2$$


$$I_{DS1} = S_1 \beta_n' \left[(V_G - V_{Tn})V_X - \frac{1}{2} V_X^2 \right] \longrightarrow (S_1 + S_2) \frac{I_{DS1}}{S_1 \beta_n'} = \frac{S_2}{2} (V_G - V_{Tn})^2$$

$$I = I_{DS1} = I_{DS2} = \frac{S_1 S_2}{S_1 + S_2} \cdot \frac{\beta_n'}{2} (V_G - V_{Tn})^2$$

$$S_{eq} = \frac{S_1 S_2}{S_1 + S_2}$$

$$I = \frac{S_{eq} \beta_n'}{2} (V_G - V_{Tn})^2$$

come la corrente in un unico transistor
in regione di SATURAZIONE !!



Gli stessi calcoli e gli stessi risultati possono essere ottenuti per i p-MOSFET !!

La generica porta logica che implementa la generica funzione può essere descritta utilizzando l'approccio del **dimensionamento equivalente** → PU e PD sostituiti con un transistor equivalente → **utilizzo le formule/risultati dell'inverter**

Esempio: **NOR a due ingressi**

- Carica e scarica del nodo di uscita seguono diversi percorsi conduttivi
- Le specifiche di progetto vanno garantite anche nel caso peggiore
- *Qual è il caso peggiore ?*

SCARICA di C_L → attraverso 2 MOSFET in parallelo


→ il caso peggiore è quando la scarica è attraverso

1 solo MOSFET

→ **identico al caso dell'inverter**

$$t_{f,NOR} = \frac{2C_L}{\beta'_n S_{n,NOR} V_{DD}} F \left(\frac{V_T}{V_{DD}} \right)$$

$S_{n,NOR}$ → dimensionamento n-MOSFET



CARICA di C_L → attraverso 2 MOSFET accesi in serie (unico caso)

→ utilizzo il dimensionamento equivalente → formule dell'inverter

$$S_{eq} = \frac{S_1 S_2}{S_1 + S_2} \rightarrow \text{uso due p-MOSFET uguali con dimensionamento } S_{p,NOR}$$


$$S_{eq} = \frac{S_{p,NOR}}{2} \quad t_{r,NOR} = \frac{2C_L}{\beta'_p S_{eq} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) = \frac{4C_L}{\beta'_p S_{p,NOR} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right)$$

$$\alpha_{NOR} = \frac{S_{p,NOR}}{S_{n,NOR}} \rightarrow \text{dimensionamento relativo tra n- e p-MOSFET}$$

$$t_{r,NOR} = \frac{4C_L}{\beta'_p \alpha_{NOR} S_{n,NOR} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right)$$

Tipicamente vogliamo $t_{r,NOR} = t_{f,NOR}$

$$\frac{1}{\beta'_n} = \frac{2}{\beta'_p \alpha_{NOR}} \Rightarrow \alpha_{NOR} = 2 \frac{\beta'_n}{\beta'_p} = 2\varepsilon$$



La porta NOR potenzialmente può avere lo stesso ritardo dell'inverter

→ tempi di ritardo paragonabili con transistori n-MOSFET simili

ottengo $t_{r,NOR} = t_{f,NOR} = t_{inv}$ se:

- $S_{n,NOR} = S_{inv}$

- $S_{p,NOR} = 2\varepsilon \cdot S_{n,NOR} = 2\varepsilon \cdot S_{inv}$

→ p-MOSFET molto più grandi !

$$\alpha_{NOR} = 2\varepsilon$$

CAPACITA' DI INGRESSO

- Ogni ingresso vede un n-MOSFET e un p-MOSFET


$$C_{in} = S_{n,NOR}(1 + \alpha_{NOR})C_{M1} = S_{n,NOR}(1 + 2\varepsilon)C_{M1}$$

OCCUPAZIONE D'AREA

$$A = 2W_n L_{MIN} + 2W_p L_{MIN} = 2L_{MIN}^2 (S_{n,NOR} + S_{p,NOR}) = L_{MIN}^2 S_{n,NOR} (2 + 4\varepsilon)$$

$$\frac{A}{L_{MIN}^2} = A_{\blacksquare,NOR} = S_{n,NOR} (2 + 4\varepsilon)$$

$$N \text{ ingressi} \rightarrow \begin{cases} \alpha_{NOR} = N\varepsilon \\ C_{in} = S_{n,NOR}(1 + N\varepsilon)C_{M1} \\ A_{\blacksquare,NOR} = S_{n,NOR}(N + N^2\varepsilon) \end{cases}$$



Esempio: **NAND a due ingressi**

- Carica e scarica del nodo di uscita seguono diversi percorsi conduttivi
- Le specifiche di progetto vanno garantite anche nel caso peggiore
- *Qual è il caso peggiore ?*

CARICA di C_L → attraverso 2 MOSFET in parallelo

→ il caso peggiore è quando la scarica è attraverso 1 solo MOSFET


→ **identico al caso dell'inverter**

$$t_{r,NAND} = \frac{2C_L}{\beta'_p S_{p,NAND} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) = \frac{2C_L}{\beta'_p \alpha_{NAND} S_{n,NAND} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right)$$

$S_{p,NAND}$ → dimensionamento p-MOSFET

$S_{n,NAND}$ → dimensionamento n-MOSFET

$\alpha_{NAND} = \frac{S_{p,NAND}}{S_{n,NAND}}$ → dimensionamento relativo tra n- e p-MOSFET



SCARICA di C_L → attraverso 2 MOSFET accesi in serie (unico caso)

→ utilizzo il dimensionamento equivalente → formule dell'inverter

$$S_{eq} = \frac{S_1 S_2}{S_1 + S_2} \rightarrow \text{uso due n-MOSFET uguali}$$

$$S_{eq} = \frac{S_{n,NAND}}{2} \quad t_{f,NAND} = \frac{2C_L}{\beta'_n S_{eq} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) = \frac{4C_L}{\beta'_n S_{n,NAND} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right)$$


Tipicamente vogliamo $t_{r,NAND} = t_{f,NAND}$

$$\frac{2}{\beta'_n} = \frac{1}{\beta'_p \alpha_{NAND}} \Rightarrow \alpha_{NAND} = \frac{\beta'_n}{2\beta'_p} = \frac{\varepsilon}{2}$$

ottengo prestazioni simili all'inverter ($t_{r,NAND} = t_{f,NAND} = t_{inv}$)
se:

- $S_{n,NAND} = 2 \cdot S_{inv}$
- $S_{p,NAND} = \frac{\varepsilon}{2} \cdot S_{n,NAND} = \varepsilon \cdot S_{inv}$

→ n-MOSFET e p-MOSFET molto più simili che nel caso NOR !



CAPACITA' DI INGRESSO

- Ogni ingresso vede un n-MOSFET e un p-MOSFET

$$C_{in} = S_{n,NAND}(1 + \alpha_{NAND})C_{M1} = S_{n,NOR}\left(1 + \frac{\varepsilon}{2}\right)C_{M1}$$

OCCUPAZIONE D'AREA

$$A = 2W_nL_{MIN} + 2W_pL_{MIN} = 2L_{MIN}^2(S_{n,NAND} + S_{p,NAND}) = L_{MIN}^2S_{n,NAND}(2 + \varepsilon)$$

$$\frac{A}{L_{MIN}^2} = A_{\blacksquare,NAND} = S_{n,NAND}(2 + \varepsilon)$$

$$\begin{aligned} N \text{ ingressi} \rightarrow & \left\{ \begin{aligned} \alpha_{NAND} &= \frac{\varepsilon}{N} \\ C_{in} &= S_{n,NAND}\left(1 + \frac{\varepsilon}{N}\right)C_{M1} \\ A_{\blacksquare,NAND} &= S_{n,NAND}(N + \varepsilon) \end{aligned} \right. \end{aligned}$$

Nella NAND l'area del PU e del PD sono più simili in quanto la minore conducibilità dei p-MOSFET è compensata dagli n-MOSFET in serie, i quali quindi conducono meno

Confronto porte NOT, NOR, NAND

Tipicamente si vuole lo stesso tempo di ritardo nelle diverse porte logiche

→ assumiamo $\varepsilon = 2$; $t_r = t_f$

Gate	NOT	NOR – 2 ingressi	NAND – 2 ingressi
S_n	S_{inv}	S_{inv}	$2S_{inv}$
C_{in}	$3S_{inv}C_{M1}$	$5S_{inv}C_{M1}$	$4S_{inv}C_{M1}$
$A_{\blacksquare}$	$3S_{inv}$	$10S_{inv}$	$8S_{inv}$

- Tutte le porte logiche hanno le stesse prestazioni dinamiche se i transistori equivalenti del PU e del PD sono dimensionati come quelli dell'inverter
- **NAND è migliore di NOR perché consuma meno area !!**
- Abbiamo trascurato:
 - ✓ **EFFETTO BODY**
 - ✓ **EFFETTO DI MODULAZIONE DI LUNGHEZZA DI CANALE**
 - ✓ **SELF-LOADING** → C_L indipendente dal dimensionamento dei transistor → analisi valida se le capacità a valle della porta sono grandi rispetto a quelle interne dei MOSFET !!

Se volessimo tenere conto dell'effetto del **self-loading** dovremmo considerare tutti i contributi capacitivi sul nodo di uscita

Es.: **NAND a m ingressi che pilota k ingressi a valle**

- $FAN\ IN = m$
- $FAN\ OUT = k$
- Tutti i gate a valle caratterizzati dalla stessa $C_{in,v}$
- C_W = capacità dell'interconnessione (costante)

Hp.: transizione istantanea di tutti gli ingressi «0» $\rightarrow$ «1»

(cioè la loro tensione V_G salta da 0 $\rightarrow$ V_{DD})


$\rightarrow$ Uscita commuta da «1» $\rightarrow$ «0» (cioè V_D salta da $V_{DD} \rightarrow 0$)

$\rightarrow$ Tutti i MOSFET connessi all'uscita vedono una V_{GD} che

cambia da $-V_{DD} \rightarrow V_{DD}$, quindi il **salto di tensione è $2V_{DD}$**

$\rightarrow$ La capacità C_{GD} di ogni singolo MOSFET vede un salto di tensione doppio

$\rightarrow$ **Equivale a caricare a V_{DD} una capacità di valore doppio ($2C_{GD}$)**



Per il calcolo del tempo di discesa considero gli m n-MOSFET connessi in serie:

$$t_{f,NAND} = \frac{2C_L}{\beta'_n S_{eq} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) \quad S_{eq} = \frac{S_n}{m}$$


$$t_{f,NAND} = \frac{2C_L m}{\beta'_n S_n V_{DD}} F\left(\frac{V_T}{V_{DD}}\right)$$

$$t_{f,NAND} = \frac{2F\left(\frac{V_T}{V_{DD}}\right)}{\beta'_n V_{DD}} \cdot \frac{m}{S_n} \cdot [kC_{in,v} + C_W + S_n(1 + m\alpha_{NAND})C_{p1}]$$

$$t_{f,NAND} = \frac{2F\left(\frac{V_T}{V_{DD}}\right)}{\beta'_n V_{DD}} \cdot \underbrace{\left[\frac{m}{S_n} \cdot (kC_{in,v} + C_W) \right]}_{\text{EFFETTO DEL CARICO}} + \underbrace{\left[m \cdot (1 + m\alpha_{NAND})C_{p1} \right]}_{\text{EFFETTO DEL SELF-LOADING}}$$

EFFETTO DEL CARICO
dipende dal FAN OUT !!

EFFETTO DEL SELF-LOADING
dipende dal FAN IN ! non dipende da S_n !



$$t_{f,NAND} = \frac{2F \left(\frac{V_T}{V_{DD}} \right)}{\beta'_n V_{DD}} \cdot \left[\frac{m}{S_n} \cdot (kC_{in,v} + C_W) + m \cdot (1 + m\alpha_{NAND})C_{p1} \right]$$

EFFETTO DEL SELF-LOADING

- dipende dal FAN IN
- se α_{NAND} fosse costante dipende da m^2
- realisticamente avrò che $\alpha_{NAND} = \frac{\varepsilon}{m}$

→ dipende linearmente da m !

- non dipende da S_n



→ valore che non riesco a ridurre con il dimensionamento !

→ la porta sarà più lenta dell'inverter !!

ATTENZIONE: abbiamo trascurato gli effetti reattivi degli $(m-1)$ n-MOSFET
→ anche questi aumentano il ritardo !!

→ queste capacità crescono di numero con m e di valore con S_n (se aumenta m devo aumentare S_n)

→ t_f aumenta linearmente con il Fan-out e più che linearmente con il Fan-in



Abbiamo visto che se la porta logica è complessa i tempi di ritardo possono diventare elevati → necessità di una strategia di riduzione del ritardo

- Se il **Fan-in è alto** → il **self-loading domina** e l'aumento delle dimensioni dei **MOSFET non aiuta** !

1. DIMENSIONAMENTO PROGRESSIVO

es.: su M1 scorre la corrente di scarica di C1, C2, C3, CL

su M2 scorre la corrente di scarica di C2, C3, CL

su M3 scorre la corrente di scarica di C3, CL

su M4 scorre solo la corrente di scarica di CL


→ M1 è il collo di bottiglia → utilizzo un dimensionamento maggiore in modo che porti più corrente

$$\rightarrow S_1 > S_2 > S_3 > S_4$$

2. ORDINAMENTO DEI SEGNALI DI INGRESSO

A volte è possibile individuare il percorso «critico» (segnale di ingresso più lento a commutare) → stabilisce il **caso peggiore nella definizione del ritardo**

→ **viene connesso al MOSFET più vicino all'uscita** (mai al MOSFET collo di bottiglia)
permette di cominciare a scaricare le capacità C1, C2, C3 prima della scarica di CL




Abbiamo visto che se la porta logica è complessa i tempi di ritardo possono diventare elevati → necessità di una strategia di riduzione del ritardo

- Se il **Fan-in è alto** → il **self-loading** domina e l'aumento delle dimensioni dei MOSFET non aiuta !

3. STRUTTURAZIONE SU PIU' LIVELLI DI LOGICA

FAN-IN mai troppo grande → $FAN-IN \leq 4$

→ **se la funzione ha tanti ingressi la divido su più porte**




4. SEPARAZIONE TRA GRANDI FAN-IN E GRANDI CAPACITÀ DI CARICO

Le strategie per ridurre il ritardo dovuto alle grosse capacità di carico e quello dovuto al self-loading sono diverse !!

es.: dimensioni maggiori aiutano per il carico ma non per il self-loading

→ **meglio separare i due problemi**

→ **utilizzo dei buffer**



Consumo di potenza in gate CMOS

- La potenza statica consumata è nulla
- La potenza dinamica dipende dalle commutazioni → inverter: $P_{din} = C_L V_{DD}^2 f_{0 \rightarrow 1}$
 $f_{0 \rightarrow 1}$ è la frequenza media delle transizioni $0 \rightarrow 1$ sul nodo di uscita



Per una generica porta logica:

- f_{CK} è la frequenza di clock (frequenza con cui possono variare gli ingressi, legata alla velocità della porta) → è la frequenza di lavoro del circuito
- $f_{0 \rightarrow 1} = f_{CK} P_{0 \rightarrow 1}$ dove $P_{0 \rightarrow 1}$ è detta **ATTIVITA' DI COMMUTAZIONE** oppure **SWITCHING ACTIVITY**

(probabilità di avere una transizione $0 \rightarrow 1$ sul nodo di uscita)

Come si calcola $P_{0 \rightarrow 1}$?

$$P_{0 \rightarrow 1} = P_0 \cdot P_1 = (1 - P_1) \cdot P_1 = P_0 \cdot (1 - P_0)$$

P_0 : probabilità di avere un «0» in uscita

P_1 : probabilità di avere un «1» in uscita

Dipendono dalla funzione logica implementata e dagli ingressi !!

Calcoliamo la **switching activity** per l'**inverter**

Hp.: se le probabilità di avere in ingresso uno «0» o un «1» sono **uguali**:

P_0 : probabilità di avere un «0» in uscita = $0.5 = \frac{1}{2}$

P_1 : probabilità di avere un «1» in uscita = $0.5 = \frac{1}{2}$

$$P_{0 \rightarrow 1} = P_0 \cdot P_1 = 0.25$$

Se le probabilità di avere in ingresso uno «0» o un «1» **non sono uguali, devo tenere conto anche di questo nel calcolo**: $P_0 = P_{In=1}$; $P_1 = P_{In=0}$



Calcoliamo la **switching activity** per la porta **NOR**

Hp.: se le probabilità di avere in ingresso uno «0» o un «1» sono **uguali**:

P_0 : probabilità di avere un «0» in uscita = $0.75 = \frac{3}{4}$

P_1 : probabilità di avere un «1» in uscita = $0.25 = \frac{1}{4}$

$$P_{0 \rightarrow 1} = P_0 \cdot P_1 = 0.188 = \frac{3}{16}$$



Esempio: NOR e NAND CMOS

Se le probabilità di avere in ingresso uno «0» o un «1» **non sono uguali, devo tenere conto anche di questo nel calcolo:**

P_A : probabilità di avere un «1» sull'ingresso A
 P_B : probabilità di avere un «1» sull'ingresso B } **Assunte incorrelate !**

$$P_1 = (1 - P_A)(1 - P_B)$$

$$P_0 = 1 - P_1 = 1 - (1 - P_A)(1 - P_B)$$

$$P_{0 \rightarrow 1} = P_0 \cdot P_1$$

Calcoliamo la **switching activity** per la porta **NAND**

Se ho probabilità **uguale** di avere in ingresso uno «0» o un «1»:

$$P_0: \text{probabilità di avere un «0» in uscita} = 0.25 = \frac{1}{4}$$

$$P_1: \text{probabilità di avere un «1» in uscita} = 0.75 = \frac{3}{4}$$



$$P_{0 \rightarrow 1} = P_0 \cdot P_1 = 0.188 = \frac{3}{16}$$

Se ho probabilità **diverse** di avere in ingresso uno «0» o un «1»:

$$P_0 = P_A P_B$$

$$P_1 = 1 - P_0 = 1 - P_A P_B$$

$$P_{0 \rightarrow 1} = P_0 \cdot P_1$$



- Analizziamo un generico gate con n ingressi
 - La tabella di verità è formata da 2^n combinazioni possibili degli ingressi
- N_1 : numero di «1» in uscita nella tabella di verità
 N_0 : numero di «0» in uscita nella tabella di verità
- Se le probabilità di avere sugli ingressi uno «0» o un «1» **sono uguali**: $P_{Ii} = 0.5$

$$P_1 = \frac{N_1}{2^n}$$

$$P_0 = \frac{N_0}{2^n} = 1 - P_1 = 1 - \frac{N_1}{2^n}$$

$$P_{0 \rightarrow 1} = P_0 \cdot P_1 = \frac{N_0 \cdot N_1}{2^{2n}}$$

Nota: il calcolo è valido se gli ingressi sono incorrelati !